Енергетските полупроводнички уреди се широко користени во индустријата, потрошувачката, воените и други области и имаат висока стратешка позиција. Ајде да ја погледнеме целокупната слика на уредите за напојување од слика:
Енергетските полупроводнички уреди можат да се поделат на целосен тип, полуконтролиран тип и неконтролиран тип според степенот на контрола на сигналите на колото. Или според карактеристиките на сигналот на погонското коло, може да се подели на тип на напон, тип на струја итн.
| Класификација | тип | Специфични моќни полупроводнички уреди |
| Контролабилност на електрични сигнали | Полуконтролиран тип | SCR |
| Целосна контрола | GTO, GTR, MOSFET, IGBT | |
| Неконтролирано | Моќна диода | |
| Карактеристики на возен сигнал | Напонски управуван тип | IGBT, MOSFET, SITH |
| Тековно управуван тип | SCR, GTO, GTR | |
| Ефективна сигнална бранова форма | Тип на пулсен активирач | SCR, GTO |
| Тип на електронска контрола | GTR, MOSFET, IGBT | |
| Ситуации во кои учествуваат електрони што носат струја | биполарен уред | Моќна диода, SCR, GTO, GTR, BSIT, BJT |
| Униполарен уред | MOSFET, SIT | |
| Композитен уред | MCT, IGBT, SITH и IGCT |
Различните енергетски полупроводнички уреди имаат различни карактеристики како што се напон, струен капацитет, способност за импеданса и големина. При реална употреба, соодветните уреди треба да се изберат според различни области и потреби.
Индустријата за полупроводници помина низ три генерации на материјални промени од нејзиното раѓање. Досега, првиот полупроводнички материјал претставен со Si сè уште главно се користи во областа на енергетските полупроводнички уреди.
| Полупроводнички материјал | Bandgap (eV) | Точка на топење (К) | главната апликација | |
| Полупроводнички материјали од прва генерација | Ge | 1.1 | 1221 година | Транзистори со низок напон, ниска фреквенција, средна моќност, фотодетектори |
| Полупроводнички материјали од втора генерација | Si | 0,7 | 1687 година | |
| Полупроводнички материјали од трета генерација | GaAs | 1.4 | 1511 година | Микробранови, уреди со милиметарски бранови, уреди што емитуваат светлина |
| SiC | 3.05 | 2826 | 1. Уреди со висока моќност на висока температура, висока фреквенција, отпорни на зрачење 2. Сини, квалитетни, виолетови диоди што емитуваат светлина, полупроводнички ласери | |
| GaN | 3.4 | 1973 година | ||
| АИН | 6.2 | 2470 | ||
| C | 5.5 | - 3800 | ||
| ZnO | 3.37 | 2248 | ||
Сумирајте ги карактеристиките на полуконтролираните и целосно контролираните уреди за напојување:
| Тип на уред | SCR | ГТР | МОСФЕТ | IGBT |
| Тип на контрола | Пулсен активирач | Тековна контрола | контрола на напонот | филмски центар |
| линија за самоисклучување | Исклучување на комутацијата | уред за самоисклучување | уред за самоисклучување | уред за самоисклучување |
| работна фреквенција | ＜1 khz | ＜30 khz | 20 khz-Mhz | ＜40 khz |
| Возна моќ | мали | голема | мали | мали |
| загуби на префрлување | голема | голема | голема | голема |
| губење на спроводливоста | мали | мали | голема | мали |
| Ниво на напон и струја | 最大 | голема | минимум | повеќе |
| Типични апликации | Индукциско греење со средна фреквенција | Конвертор на фреквенција на UPS-от | прекинувачки напојување | Конвертор на фреквенција на UPS-от |
| цена | најниска | пониски | во средината | Најскапиот |
| ефект на модулација на спроводливост | имаат | имаат | ниеден | имаат |
Запознајте се со MOSFET
MOSFET има висока влезна импеданса, низок шум и добра термичка стабилност; има едноставен производствен процес и силно зрачење, па затоа обично се користи во кола за засилувачи или прекинувачки кола;
(1) Главни параметри за избор: напон на одводниот извор VDS (издржлив напон), ID континуирана струја на истекување, RDS(вклучено) на-отпор, капацитивност на влезот Ciss (капацитет на спој), фактор на квалитет FOM=Ron*Qg итн.
(2) Според различни процеси, тој е поделен на TrenchMOS: ровови MOSFET, главно во полето со низок напон во рамките на 100V; SGT (Split Gate) MOSFET: Сплит порта MOSFET, главно во среден и низок напон поле во рамките на 200V; SJ MOSFET: супер-спој MOSFET, главно во високонапонско поле 600-800V;
Во прекинувачкото напојување, како што е коло со отворен одвод, одводот е поврзан со товарот недопрен, што се нарекува отворен одвод. Во коло со отворен одвод, без разлика колку висок напон е поврзан товарот, струјата на оптоварување може да се вклучи и исклучи. Тоа е идеален аналоген преклопен уред. Ова е принципот на MOSFET како преклопен уред.
Во однос на уделот на пазарот, MOSFET се речиси сите концентрирани во рацете на големите меѓународни производители. Меѓу нив, Infineon го купи IR (American International Rectifier Company) во 2015 година и стана лидер во индустријата. ON Semiconductor, исто така, го заврши купувањето на Fairchild Semiconductor во септември 2016 година. , пазарниот удел скокна на второто место, а потоа рангирањето на продажбата беше Renesas, Toshiba, IWC, ST, Vishay, Anshi, Magna итн.;
Мејнстрим брендовите MOSFET се поделени во неколку серии: американски, јапонски и корејски.
Американски серии: Infineon, IR, Fairchild, ON Semiconductor, ST, TI, PI, AOS итн.;
Јапонски: Toshiba, Renesas, ROHM, итн.;
Корејски серии: Magna, KEC, AUK, Morina Hiroshi, Shinan, KIA
Категории на пакети MOSFET
Според начинот на кој е инсталиран на плочата за PCB, постојат два главни типа на MOSFET пакети: приклучок (Through Hole) и површинска монтажа (Surface Mount). !
Типот на приклучок значи дека игличките на MOSFET минуваат низ дупките за монтирање на плочата за плочка и се заваруваат на плочата за плочка. Вообичаените приклучни пакети вклучуваат: двоен внатрешен пакет (DIP), пакет за преглед на транзистор (TO) и пакет со мрежна низа со пинови (PGA).
Пакување со приклучок
Површинската монтажа е местото каде што пиновите на MOSFET и прирабницата за дисипација на топлина се заваруваат на перничињата на површината на плочата на ПХБ. Вообичаените пакети за монтирање на површината вклучуваат: контури на транзистор (D-PAK), мал контури транзистор (SOT), мал контури пакет (SOP), четири рамен пакет (QFP), пластичен носач на чипови со олово (PLCC) итн.
пакет за монтирање на површината
Со развојот на технологијата, PCB-плочките, како што се матичните и графичките картички, моментално користат сè помалку директно пакување со приклучок, а се користи повеќе пакување за површинско монтирање.
1. Двоен внатрешен пакет (DIP)
Пакетот DIP има два реда пинови и треба да се вметне во приклучок за чип со DIP структура. Нејзиниот метод на изведување е SDIP (Shrink DIP), кој е пакет со смалување двојно во линија. Густината на пиновите е 6 пати поголема од онаа на DIP.
Формите на структурата на пакувањето DIP вклучуваат: повеќеслојна керамичка двојна линија DIP, еднослојна керамичка двојна линија DIP, оловна рамка DIP (вклучувајќи тип на стакло-керамичко запечатување, тип на структура на пластична инкапсулација, керамичка инкапсулација на стакло со ниско топење тип) итн. Карактеристика на DIP пакувањето е тоа што лесно може да реализира заварување преку дупка на ПХБ плочите и има добра компатибилност со матичната плоча.
Меѓутоа, бидејќи неговата површина и дебелината на пакувањето се релативно големи, а игличките лесно се оштетуваат за време на процесот на приклучување и исклучување, доверливоста е слаба. Во исто време, поради влијанието на процесот, бројот на пинови генерално не надминува 100. Затоа, во процесот на висока интеграција на електронската индустрија, DIP пакувањето постепено се повлекува од сцената на историјата.
2. Пакет со преглед на транзистор (TO)
Раните спецификации за пакување, како што се TO-3P, TO-247, TO-92, TO-92L, TO-220, TO-220F, TO-251, итн., се сите дизајни на пакување со приклучок.
TO-3P/247: Тоа е најчесто користена форма за пакување за средно-високонапонски и високострујни MOSFET-ови. Производот има карактеристики на висок отпорен напон и силна отпорност на дефект. ,
TO-220/220F: TO-220F е целосно пластично пакување и нема потреба да се додава изолациона подлога кога се поставува на радијатор; TO-220 има метален лим поврзан со средниот игла, а потребна е изолациона подлога при инсталирање на радијаторот. MOSFET-овите на овие два стила на пакети имаат сличен изглед и можат да се користат наизменично. ,
TO-251: Овој пакуван производ главно се користи за намалување на трошоците и намалување на големината на производот. Главно се користи во средини со среден напон и висока струја под 60А и висок напон под 7N. ,
TO-92: Овој пакет се користи само за нисконапонски MOSFET (струја под 10А, издржи напон под 60V) и висок напон 1N60/65, со цел да се намалат трошоците.
Во последниве години, поради високите трошоци за заварување на процесот на пакување со приклучок и пониските перформанси на дисипација на топлина во однос на производите од типот на лепенка, побарувачката на пазарот за површинска монтажа продолжи да се зголемува, што исто така доведе до развој на TO пакување во пакување за површинско монтирање.
TO-252 (исто така наречени D-PAK) и TO-263 (D2PAK) се обете пакети за монтирање на површината.
ДА пакува изгледот на производот
TO252/D-PAK е пластично пакување со чипови, кое најчесто се користи за пакување на транзистори за напојување и чипови за стабилизирање на напон. Тој е еден од актуелните мејнстрим пакети. MOSFET кој го користи овој метод на пакување има три електроди, капија (G), одвод (D) и извор (S). Иглата за одвод (D) е отсечена и не се користи. Наместо тоа, ладилникот на задната страна се користи како одвод (D), кој директно се заварува на ПХБ. Од една страна, се користи за излез на големи струи, а од друга страна, ја расфрла топлината преку ПХБ. Затоа, на ПХБ има три D-PAK влошки, а одводната подлога (D) е поголема. Спецификациите за неговото пакување се како што следува:
TO-252/D-PAK спецификации за големината на пакувањето
TO-263 е варијанта на TO-220. Тој е главно дизајниран за подобрување на ефикасноста на производството и дисипација на топлина. Поддржува исклучително висока струја и напон. Почесто е кај среднонапонските високострујни MOSFET под 150А и над 30V. Покрај D2PAK (TO-263AB), вклучува и TO263-2, TO263-3, TO263-5, TO263-7 и други стилови, кои се подредени на TO-263, главно поради различниот број и растојание на пиновите .
TO-263/D2PAK спецификација за големината на пакувањетоs
3. Пакет со мрежна низа со закачување (PGA)
Постојат повеќе пинови со квадратна низа внатре и надвор од PGA (Пакет со низа со пински мрежи). Секоја игла со квадратна низа е распоредена на одредено растојание околу чипот. Во зависност од бројот на иглички, може да се формира од 2 до 5 кругови. За време на инсталацијата, само вметнете го чипот во специјалниот PGA приклучок. Ги има предностите на лесно приклучување и исклучување и висока доверливост и може да се прилагоди на повисоки фреквенции.
Стил на PGA пакет
Повеќето од неговите подлоги за чипови се направени од керамички материјал, а некои користат специјална пластична смола како подлога. Во однос на технологијата, растојанието од центарот на пиновите е обично 2,54 mm, а бројот на пиновите се движи од 64 до 447. Карактеристика на овој вид пакување е што колку е помала површината на пакувањето (волумен), толку е помала потрошувачката на енергија (перформанси ) може да издржи и обратно. Овој стил на пакување на чипови беше почест во раните денови и најмногу се користеше за пакување производи со висока потрошувачка на енергија, како што се процесорите. На пример, Intel's 80486 и Pentium сите го користат овој стил на пакување; не е широко прифатен од производителите на MOSFET.
4. Пакет со транзистор со мал преглед (SOT)
SOT (Small Out-Line Transistor) е пакет на транзистор со мала моќност од типот на лепенка, главно вклучувајќи SOT23, SOT89, SOT143, SOT25 (т.е. SOT23-5), итн. SOT323, SOT363/SOT26 (т.е. SOT23-6) и други видови се изведени, кои се помали по големина од TO пакетите.
SOT тип на пакет
SOT23 е најчесто користен транзисторски пакет со три иглички во облик на крило, имено колектор, емитер и база, кои се наведени на двете страни на долгата страна на компонентата. Меѓу нив, емитерот и основата се на иста страна. Тие се вообичаени кај транзистори со ниска моќност, транзистори со ефект на поле и композитни транзистори со мрежи на отпорници. Имаат добра сила, но слаба лемење. Изгледот е прикажан на Слика (а) подолу.
SOT89 има три кратки иглички распоредени на едната страна од транзисторот. Другата страна е метален ладилник поврзан со основата за да се зголеми способноста за дисипација на топлина. Вообичаено е кај транзисторите за површинско монтирање на силикон и е погоден за апликации со поголема моќност. Изгледот е прикажан на Слика (б) подолу. ,
SOT143 има четири кратки иглички во облик на крило, кои се изведени од двете страни. Поширокиот крај на иглата е колекторот. Овој тип на пакување е вообичаен кај високофреквентните транзистори, а неговиот изглед е прикажан на слика (в) подолу. ,
SOT252 е транзистор со голема моќност со три пина кои водат од едната страна, а средниот игла е пократок и е колектор. Поврзете се со поголемиот игла на другиот крај, кој е бакарен лист за дисипација на топлина, а неговиот изглед е како што е прикажано на слика (г) подолу.
Вообичаена споредба на изгледот на пакетот SOT
SOT-89 MOSFET со четири терминали најчесто се користи на матичните плочи. Неговите спецификации и димензии се како што следува:
Спецификации за големина на SOT-89 MOSFET (единица: mm)
5. Пакет со мал преглед (СОП)
SOP (Small Out-Line Package) е еден од пакетите за површинска монтажа, наречен и SOL или DFP. Игличките се извлекуваат од двете страни на пакувањето во форма на крила на галеб (облик L). Материјалите се пластика и керамика. Стандардите за пакување на SOP вклучуваат SOP-8, SOP-16, SOP-20, SOP-28, итн. Бројот по SOP го означува бројот на пиновите. Повеќето MOSFET SOP пакети прифаќаат SOP-8 спецификации. Индустријата често го испушта „P“ и го скратува како SO (Small Out-Line).
Големина на пакетот SOP-8
SO-8 првпат беше развиен од компанијата PHILIP. Спакуван е во пластика, нема долна плоча за дисипација на топлина и има слаба дисипација на топлина. Генерално се користи за MOSFET со мала моќност. Подоцна, постепено беа изведени стандардните спецификации како TSOP (Thin Small Outline Package), VSOP (Very Small Outline Package), SSOP (Shrink SOP), TSSOP (Thin Shrink SOP) итн.; меѓу нив, TSOP и TSSOP најчесто се користат во MOSFET пакувањето.
Спецификации добиени од SOP кои вообичаено се користат за MOSFET
6. Quad Flat пакет (QFP)
Растојанието помеѓу пиновите на чиповите во пакетот QFP (Plastic Quad Flat Package) е многу мало, а пиновите се многу тенки. Генерално се користи во големи или ултра големи интегрирани кола, а бројот на пинови е генерално повеќе од 100. Чиповите спакувани во оваа форма мора да користат SMT технологија за површинско монтирање за лемење на чипот на матичната плоча. Овој метод на пакување има четири главни карактеристики: ① Погоден е за SMD технологија за површинско монтирање за инсталирање на жици на ПХБ плочки; ② Погоден е за употреба со висока фреквенција; ③ Лесен е за ракување и има висока доверливост; ④ Односот помеѓу површината на чиповите и областа за пакување е мал. Како и методот на пакување PGA, овој метод на пакување го обвиткува чипот во пластично пакување и не може да ја потроши топлината што се создава кога чипот работи навремено. Го ограничува подобрувањето на перформансите на MOSFET; а самата пластична амбалажа ја зголемува големината на уредот, што не ги задоволува барањата за развој на полупроводници во насока да биде лесен, тенок, краток и мал. Покрај тоа, овој тип на метод на пакување се заснова на еден чип, кој има проблеми со ниската производна ефикасност и високата цена на пакувањето. Затоа, QFP е посоодветен за употреба во дигитални логички кола LSI, како што се микропроцесори/низи на порти, а исто така е погоден за пакување на производи од аналогни LSI кола како што се обработка на VTR сигнал и обработка на аудио сигнал.
7, Четири рамен пакет без кабли (QFN)
Пакетот QFN (Quad Flat Non-leaded пакет) е опремен со контакти со електрода од сите четири страни. Бидејќи нема кабли, површината за монтирање е помала од QFP и висината е помала од QFP. Меѓу нив, керамичкиот QFN се нарекува и LCC (носачи без чип), а евтината пластика QFN што користи основен материјал од печатена подлога со стаклена епоксидна смола се нарекува пластична LCC, PCLC, P-LCC, итн. технологија со мала големина на подлога, мал волумен и пластика како материјал за запечатување. QFN главно се користи за пакување со интегрирано коло, а MOSFET нема да се користи. Меѓутоа, бидејќи Интел предложи интегриран двигател и решение за MOSFET, го лансираше DrMOS во пакет QFN-56 („56“ се однесува на 56-те иглички за поврзување на задниот дел од чипот).
Треба да се напомене дека пакетот QFN ја има истата конфигурација на надворешен вод како и ултра-тенките мали контури пакети (TSSOP), но неговата големина е 62% помала од TSSOP. Според податоците за моделирање на QFN, неговите термички перформанси се 55% повисоки од оние на пакувањето TSSOP, а неговите електрични перформанси (индуктивност и капацитивност) се 60% и 30% повисоки од TSSOP пакувањето соодветно. Најголемиот недостаток е тоа што е тешко да се поправи.
DrMOS во пакет QFN-56
Традиционалните дискретни DC/DC прекинувачки напојувања кои се намалуваат не можат да ги задоволат барањата за поголема густина на моќност, ниту пак можат да го решат проблемот со паразитските ефекти на параметрите на високите префрлувачки фреквенции. Со иновациите и напредокот на технологијата, стана реалност да се интегрираат драјвери и MOSFET за да се изградат модули со повеќе чипови. Овој метод на интеграција може да заштеди значителен простор и да ја зголеми густината на потрошувачката на енергија. Преку оптимизација на драјвери и MOSFET, тоа стана реалност. Ефикасност на енергија и висококвалитетна DC струја, ова е интегриран IC на драјверот DrMOS.
Ренесас 2-ра генерација DrMOS
Пакетот без олово QFN-56 ја прави DrMOS топлинската импеданса многу ниска; со внатрешно поврзување на жица и дизајн на бакарна штипка, надворешното поврзување со ПХБ може да се минимизира, а со тоа да се намали индуктивноста и отпорот. Дополнително, употребениот процес на силиконски MOSFET со длабоки канали може значително да ги намали загубите на спроводливост, префрлување и полнење на портата; тој е компатибилен со различни контролери, може да постигне различни режими на работа и поддржува активен режим на конверзија на фаза APS (Автоматско префрлување фаза). Покрај QFN пакувањето, билатералната рамна амбалажа без олово (DFN) е исто така нов електронски процес на пакување кој е широко користен во различни компоненти на ON Semiconductor. Во споредба со QFN, DFN има помалку електроди за излез од двете страни.
8, Пластичен носач на чипови со олово (PLCC)
PLCC (Plastic Quad Flat Package) има квадратна форма и е многу помал од пакетот DIP. Има 32 иглички со иглички наоколу. Игличките се извлекуваат од четирите страни на пакувањето во форма на Т. Тоа е пластичен производ. Растојанието на центарот на пиновите е 1,27 mm, а бројот на иглички се движи од 18 до 84. Пиновите во форма на J не се лесно деформирани и полесни за ракување од QFP, но проверката на изгледот по заварувањето е потешка. Пакувањето PLCC е погодно за инсталирање жици на ПХБ со помош на технологијата за површинско монтирање SMT. Ги има предностите на малата големина и високата сигурност. PLCC пакувањето е релативно вообичаено и се користи во логички LSI, DLD (или програмски логички уред) и други кола. Оваа форма на пакување често се користи во BIOS-от на матичната плоча, но моментално е поретка кај MOSFET-овите.
Капсулација и подобрување за главните претпријатија
Поради развојниот тренд на низок напон и висока струја во процесорите, MOSFET-овите треба да имаат голема излезна струја, низок отпор на вклучување, ниско производство на топлина, брзо дисипација на топлина и мала големина. Покрај подобрувањето на технологијата и процесите за производство на чипови, производителите на MOSFET, исто така, продолжуваат да ја подобруваат технологијата на пакување. Врз основа на компатибилноста со стандардните спецификации за изгледот, тие предлагаат нови облици на пакување и регистрираат имиња на заштитни знаци за новите пакувања што ги развиваат.
1, RENESAS WPAK, LFPAK и LFPAK-I пакети
WPAK е пакет со високо топлинско зрачење развиен од Renesas. Со имитација на пакетот D-PAK, ладилникот за чип се заварува на матичната плоча, а топлината се фрла низ матичната плоча, така што малиот пакет WPAK може да ја достигне излезната струја на D-PAK. WPAK-D2 пакува два високо/ниски MOSFET за да ја намали индуктивноста на жици.
Големина на пакетот Renesas WPAK
LFPAK и LFPAK-I се два други мали пакети со форма-фактор развиени од Renesas кои се компатибилни со SO-8. LFPAK е сличен на D-PAK, но помал од D-PAK. LFPAK-i го поставува ладилникот нагоре за да ја исфрли топлината низ ладилникот.
Пакети Renesas LFPAK и LFPAK-I
2. Пакување Vishay Power-PAK и Polar-PAK
Power-PAK е името на пакетот MOSFET регистрирано од Vishay Corporation. Power-PAK вклучува две спецификации: Power-PAK1212-8 и Power-PAK SO-8.
Пакет Vishay Power-PAK1212-8
Пакет Vishay Power-PAK SO-8
Polar PAK е мало пакување со двострана дисипација на топлина и е една од основните технологии за пакување на Vishay. Polar PAK е ист како обичниот пакет so-8. Има точки на дисипација и на горната и на долната страна на пакувањето. Не е лесно да се акумулира топлина во пакувањето и може да ја зголеми густината на струјата на работната струја на двапати поголема од SO-8. Во моментов, Vishay ја лиценцираше Polar PAK технологијата на STMicroelectronics.
Пакет Vishay Polar PAK
3. Onsemi SO-8 и WDFN8 рамни оловни пакувања
ON Semiconductor разви два типа на MOSFET-ови со рамно олово, меѓу кои SO-8 компатибилните со рамно олово се користат од многу табли. ON Ново лансираните NVMx и NVTx моќни MOSFET-ови на полупроводници користат компактни пакети DFN5 (SO-8FL) и WDFN8 за да ги минимизираат загубите во спроводливоста. Исто така, има низок QG и капацитет за минимизирање на загубите на возачот.
ON Полупроводнички SO-8 пакет со рамно олово
ON Полупроводнички пакет WDFN8
4. NXP LFPAK и QLPAK пакување
NXP (поранешен Philps) ја подобри технологијата за пакување SO-8 во LFPAK и QLPAK. Меѓу нив, LFPAK се смета за најсигурен енергетски пакет SO-8 во светот; додека QLPAK има карактеристики на мала големина и поголема ефикасност на дисипација на топлина. Во споредба со обичните SO-8, QLPAK зафаќа површина на ПХБ плоча од 6*5mm и има термичка отпорност од 1,5k/W.
NXP LFPAK пакет
NXP QLPAK пакување
4. ST Semiconductor PowerSO-8 пакет
Технологиите за пакување на моќниот MOSFET чип на STMicroelectronics вклучуваат SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK итн. Меѓу нив, Power SO-8 е подобрена верзија на SO-8. Покрај тоа, постојат пакети PowerSO-10, PowerSO-20, TO-220FP, H2PAK-2 и други.
STMicroelectronics Power SO-8 пакет
5. Пакет Fairchild Semiconductor Power 56
Power 56 е ексклузивното име на Фаричилд, а неговото официјално име е DFN5×6. Областа на неговото пакување е споредлива со онаа на најчесто користениот TSOP-8, а тенкото пакување заштедува висина на клиренсот на компонентата, а дизајнот Thermal-Pad на дното го намалува термичкиот отпор. Затоа, многу производители на уреди за напојување имаат распоредено DFN5×6.
Пакет Fairchild Power 56
6. International Rectifier (IR) Direct FET пакет
Direct FET обезбедува ефикасно горно ладење со SO-8 или помал отпечаток и е погоден за апликации за конверзија на енергија со AC-DC и DC-DC во компјутери, лаптопи, телекомуникациски и опрема за потрошувачка електроника. Конструкцијата од метална конзерва на DirectFET обезбедува двострана дисипација на топлината, ефикасно удвојувајќи ги тековните способности за ракување на високофреквентните DC-DC бак конвертори во споредба со стандардните пластични дискретни пакувања. Пакетот Direct FET е од типот на рикверц монтиран, со одвод (D) ладилник свртен нагоре и покриен со метална обвивка, преку која се троши топлината. Директното FET пакување во голема мера ја подобрува дисипацијата на топлина и зафаќа помалку простор со добра дисипација на топлина.
Резимирајте
Во иднина, како што електронската производствена индустрија продолжува да се развива во насока на ултра-тенка, минијатуризација, низок напон и висока струја, изгледот и структурата на внатрешната амбалажа на MOSFET исто така ќе се променат за подобро да се прилагодат на развојните потреби на производството. индустријата. Дополнително, со цел да се намали прагот за избор на електронски производители, трендот на развој на MOSFET во насока на модуларизација и пакување на системско ниво ќе станува сè поочигледен, а производите ќе се развиваат на координиран начин од повеќе димензии како што се перформансите и трошоците. . Пакетот е еден од важните референтни фактори за изборот на MOSFET. Различни електронски производи имаат различни електрични барања, а различните околини за инсталација исто така бараат соодветни спецификации за големина за да се исполнат. При вистинскиот избор, одлуката треба да се донесе според реалните потреби според општиот принцип. Некои електронски системи се ограничени од големината на ПХБ и внатрешната висина. На пример, модулските напојувања на комуникациските системи обично користат пакети DFN5*6 и DFN3*3 поради ограничувањата во висината; во некои напојувања на ACDC, ултра-тенките дизајни или поради ограничувањата на обвивката се погодни за склопување на спакувани TO220 напојувачки MOSFET-ови. Во тоа време, игличките може директно да се вметнат во коренот, што не е погодно за спакувани производи TO247; некои ултра тенки дизајни бараат игличките на уредот да бидат свиткани и рамно поставени, што ќе ја зголеми сложеноста на изборот на MOSFET.
Како да изберете MOSFET
Еден инженер еднаш ми кажа дека никогаш не ја погледнал првата страница од листот со податоци на MOSFET бидејќи „практичните“ информации се појавуваат само на втората страница и пошироко. Практично секоја страница на листот со податоци на MOSFET содржи вредни информации за дизајнерите. Но, не е секогаш јасно како да се толкуваат податоците дадени од производителите.
Оваа статија прикажува некои од клучните спецификации на MOSFET, како тие се наведени на листот со податоци и јасната слика што ви треба за да ги разберете. Како и повеќето електронски уреди, MOSFET-овите се под влијание на работната температура. Затоа, важно е да се разберат условите за тестирање под кои се применуваат споменатите индикатори. Исто така, клучно е да се разбере дали индикаторите што ги гледате во „Воведот на производот“ се „максимални“ или „типични“ вредности, бидејќи некои листови со податоци не го објаснуваат тоа.
Оценка на напон
Примарната карактеристика што го определува MOSFET е неговиот напон на одводниот извор VDS, или „дефектниот напон на одводниот извор“, што е највисокиот напон што MOSFET може да го издржи без оштетување кога портата е краток спој со изворот и струјата на одводот. е 250 μA. . VDS се нарекува и „апсолутен максимален напон на 25°C“, но важно е да се запамети дека овој апсолутен напон зависи од температурата и обично има „коефициент на температура VDS“ во листот со податоци. Исто така, треба да разберете дека максималниот VDS е DC напон плус сите скокови и бранувања на напонот што може да бидат присутни во колото. На пример, ако користите уред од 30V на напојување од 30V со скок од 100mV, 5ns, напонот ќе ја надмине апсолутната максимална граница на уредот и уредот може да влезе во режим на лавина. Во овој случај, доверливоста на MOSFET не може да се гарантира. При високи температури, температурниот коефициент може значително да го промени напонот на дефект. На пример, некои N-канални MOSFET-ови со ознака на напон од 600V имаат позитивен температурен коефициент. Како што се приближуваат до нивната максимална температура на спојување, температурниот коефициент предизвикува овие MOSFET-ови да се однесуваат како MOSFET-и од 650V. Многу правила за дизајн на корисници на МОСФЕТ бараат понизок фактор од 10% до 20%. Во некои дизајни, имајќи предвид дека вистинскиот дефектен напон е 5% до 10% повисок од номиналната вредност на 25°C, ќе се додаде соодветна корисна маргина на дизајнот на вистинскиот дизајн, што е многу корисно за дизајнот. Подеднакво важно за правилниот избор на MOSFET е разбирањето на улогата на напонот на изворот на портата VGS за време на процесот на спроводливост. Овој напон е напонот кој обезбедува целосна спроводливост на MOSFET под дадена максимална состојба RDS(on). Ова е причината зошто на-отпорот е секогаш поврзан со нивото VGS, и само на овој напон може да се вклучи уредот. Важна последица на дизајнот е тоа што не можете целосно да го вклучите MOSFET со напон помал од минималниот VGS што се користи за да се постигне рејтингот RDS(on). На пример, за целосно вклучување на MOSFET со микроконтролер од 3,3V, треба да можете да го вклучите MOSFET на VGS=2,5V или пониско.
Отпорност, полнење на портата и „фигура на заслуги“
Отпорот на MOSFET секогаш се одредува на еден или повеќе напони од портата до изворот. Максималната граница на RDS(вклучено) може да биде 20% до 50% повисока од типичната вредност. Максималната граница на RDS(вклучено) обично се однесува на вредноста на температура на спојот од 25°C. При повисоки температури, RDS(on) може да се зголеми за 30% до 150%, како што е прикажано на слика 1. Бидејќи RDS(on) се менува со температурата и минималната вредност на отпорот не може да се гарантира, откривањето струја врз основа на RDS(on) не е многу точен метод.
Слика 1 RDS(вклучено) се зголемува со температура во опсег од 30% до 150% од максималната работна температура
Отпорот е многу важен и за MOSFET-овите со N-канален и за P-канален. Во прекинувачките напојувања, Qg е клучен критериум за избор за N-канални MOSFET-ови што се користат при прекинувачки напојувања бидејќи Qg влијае на загубите при прекинување. Овие загуби имаат два ефекти: едниот е времето на префрлување кое влијае на вклучувањето и исклучувањето на MOSFET; другата е енергијата потребна за полнење на капацитивноста на портата за време на секој процес на префрлување. Едно нешто што треба да се има на ум е дека Qg зависи од напонот на изворот на портата, дури и ако користењето на помал Vgs ги намалува загубите при префрлување. Како брз начин да се споредат MOSFET-овите наменети за употреба при преклопни апликации, дизајнерите често користат единствена формула која се состои од RDS(вклучено) за загуби на спроводливост и Qg за загуби при прекинување: RDS(on)xQg. Оваа „фигура на заслуги“ (FOM) ги сумира перформансите на уредот и овозможува споредување на MOSFET во однос на типични или максимални вредности. За да обезбедите точна споредба меѓу уредите, треба да бидете сигурни дека истиот VGS се користи за RDS(on) и Qg и дека типичните и максималните вредности не се мешаат заедно во публикацијата. Долниот FOM ќе ви даде подобри перформанси при префрлување апликации, но тоа не е загарантирано. Најдобрите резултати за споредба може да се добијат само во вистинско коло, а во некои случаи колото можеби ќе треба фино да се подеси за секој MOSFET. Номинална струја и дисипација на моќност, врз основа на различни услови за тестирање, повеќето MOSFET-ови имаат една или повеќе континуирани струи на одвод во листот со податоци. Ќе сакате внимателно да го погледнете листот со податоци за да откриете дали оцената е на одредената температура на случајот (на пр. TC=25°C) или температурата на околината (на пр. TA=25°C). Која од овие вредности е најрелевантна ќе зависи од карактеристиките на уредот и примената (види Слика 2).
Слика 2 Сите апсолутни вредности за максимална струја и моќност се реални податоци
За уредите за монтирање на мала површина што се користат во рачни уреди, најрелевантното ниво на струја може да биде онаа на амбиентална температура од 70°C. За голема опрема со ладилници и принудно воздушно ладење, сегашното ниво на TA=25℃ може да биде поблиску до фактичката ситуација. За некои уреди, матрицата може да се справи со поголема струја на максималната температура на спојот од ограничувањата на пакетот. Во некои листови со податоци, ова ниво на струја „ограничено со матрици“ е дополнителна информација за тековното ниво „ограничено според пакетот“, што може да ви даде идеја за робусноста на матрицата. Слични размислувања важат за континуирано дисипација на енергија, што зависи не само од температурата туку и од времето. Замислете уред кој работи непрекинато на PD=4W 10 секунди на TA=70℃. Она што претставува „континуиран“ временски период ќе се разликува врз основа на пакетот MOSFET, така што ќе сакате да ја користите нормализираната термичка транзиторна импеданса од листот со податоци за да видите како изгледа дисипацијата на енергија по 10 секунди, 100 секунди или 10 минути . Како што е прикажано на слика 3, коефициентот на термичка отпорност на овој специјализиран уред по пулс од 10 секунди е приближно 0,33, што значи дека штом пакетот ќе достигне топлинска сатурација по приближно 10 минути, капацитетот за дисипација на топлина на уредот е само 1,33 W наместо 4 W . Иако капацитетот за дисипација на топлина на уредот може да достигне околу 2W при добро ладење.
Слика 3 Термички отпор на MOSFET кога се применува пулсот на струја
Всушност, можеме да поделиме како да се избере MOSFET во четири чекори.
Првиот чекор: изберете N канал или P канал
Првиот чекор во изборот на вистинскиот уред за вашиот дизајн е да одлучите дали да користите N-канален или P-канален MOSFET. Во типична апликација за напојување, кога MOSFET е поврзан со заземјување и товарот е поврзан со напонот во мрежата, MOSFET го формира прекинувачот со ниска страна. Во прекинувачот со ниска страна, MOSFET-ови со N-канален треба да се користат поради разгледување на напонот потребен за исклучување или вклучување на уредот. Кога MOSFET-от е поврзан со автобусот и се вчита во земјата, се користи прекинувач со висока страна. Во оваа топологија обично се користат MOSFET-ови со P-канален, што исто така се должи на размислувањата за напонскиот погон. За да го изберете вистинскиот уред за вашата апликација, мора да го одредите напонот потребен за возење на уредот и најлесниот начин да го направите тоа во вашиот дизајн. Следниот чекор е да се одреди потребниот рејтинг на напон или максималниот напон што уредот може да го издржи. Колку е поголем рејтингот на напонот, толку е поголема цената на уредот. Според практичното искуство, номиналниот напон треба да биде поголем од напонот во мрежата или напонот на магистралата. Ова ќе обезбеди доволна заштита, така што MOSFET нема да пропадне. При изборот на MOSFET, потребно е да се одреди максималниот напон што може да се толерира од одводот до изворот, односно максималниот VDS. Важно е да се знае дека максималниот напон на MOSFET може да ги издржи промените со температурата. Дизајнерите мора да ги тестираат варијациите на напонот во целиот опсег на работна температура. Номиналниот напон мора да има доволно маргина за да го покрие овој опсег на варијација за да се осигура дека колото нема да пропадне. Други безбедносни фактори кои дизајнерските инженери треба да ги земат во предвид вклучуваат минливи напони индуцирани со префрлување електроника како што се мотори или трансформатори. Номиналните напони се разликуваат за различни апликации; вообичаено, 20V за преносни уреди, 20-30V за напојување FPGA и 450-600V за апликации од 85-220VAC.
Чекор 2: Одредете ја номиналната струја
Вториот чекор е да го изберете моменталниот рејтинг на MOSFET. Во зависност од конфигурацијата на колото, оваа номинална струја треба да биде максималната струја што оптоварувањето може да ја издржи под сите околности. Слично на ситуацијата со напонот, дизајнерот мора да осигура дека избраниот MOSFET може да ја издржи оваа тековна ознака, дури и кога системот генерира струјни скокови. Двете тековни услови што се разгледуваат се континуиран режим и пулсен скок. Во режим на континуирана спроводливост, MOSFET-от е во стабилна состојба, каде што струјата постојано тече низ уредот. Спак на пулсот се однесува на голем наплив (или врвна струја) што тече низ уредот. Откако ќе се одреди максималната струја под овие услови, едноставно се работи за избор на уред кој може да се справи со оваа максимална струја. По изборот на номиналната струја, мора да се пресмета и загубата на спроводливост. Во реални ситуации, MOSFET не е идеален уред бидејќи има загуба на електрична енергија за време на процесот на спроводливост, што се нарекува загуба на спроводливост. MOSFET се однесува како променлив отпорник кога е „вклучен“, што се одредува според RDS(ON) на уредот и значително се менува со температурата. Загубата на енергија на уредот може да се пресмета со Iload2×RDS(ON). Бидејќи отпорот за вклучување се менува со температурата, загубата на моќност исто така ќе се промени пропорционално. Колку е поголем напонот VGS применет на MOSFET, толку помал ќе биде RDS(ON); обратно, толку повисок ќе биде RDS(ON). За дизајнерот на системот, тука доаѓаат компромисите во зависност од напонот на системот. За преносни дизајни, полесно (и повообичаено) е да се користат пониски напони, додека за индустриски дизајни, може да се користат повисоки напони. Забележете дека отпорот RDS(ON) ќе се зголеми малку со струја. Варијациите на различните електрични параметри на отпорникот RDS(ON) може да се најдат во листот со технички податоци обезбеден од производителот. Технологијата има значително влијание врз карактеристиките на уредот, бидејќи некои технологии имаат тенденција да го зголемат RDS(ON) кога го зголемуваат максималниот VDS. За таква технологија, ако имате намера да ги намалите VDS и RDS(ON), треба да ја зголемите големината на чипот, а со тоа да ја зголемите големината на пакетот и поврзаните трошоци за развој. Постојат неколку технологии во индустријата кои се обидуваат да го контролираат зголемувањето на големината на чипот, од кои најважни се технологиите за балансирање на канали и полнење. Во технологијата на ровови, длабок ров е вграден во нафората, обично резервиран за ниски напони, за да се намали отпорот RDS(ON). Со цел да се намали влијанието на максималниот VDS на RDS(ON), се користеше процес на епитаксијален раст на колона/колона за офорт за време на процесот на развој. На пример, Fairchild Semiconductor разви технологија наречена SuperFET која додава дополнителни фабрички чекори за намалување на RDS(ON). Овој фокус на RDS(ON) е важен бидејќи како што се зголемува пробивниот напон на стандардниот MOSFET, RDS(ON) експоненцијално се зголемува и доведува до зголемување на големината на матрицата. Процесот SuperFET ја менува експоненцијалната врска помеѓу RDS(ON) и големината на обландата во линеарна врска. На овој начин, уредите SuperFET можат да постигнат идеално ниско RDS(ON) во мали димензии, дури и со дефектен напон до 600V. Резултатот е дека големината на обландата може да се намали до 35%. За крајните корисници, ова значи значително намалување на големината на пакетот.
Трет чекор: Одредување на термички барања
Следниот чекор при изборот на MOSFET е да се пресметаат топлинските барања на системот. Дизајнерите мора да разгледаат две различни сценарија, најлошото сценарио и сценариото од реалниот свет. Се препорачува да се користи резултатот од пресметката во најлош случај, бидејќи овој резултат обезбедува поголема безбедносна маржа и гарантира дека системот нема да пропадне. Исто така, има некои мерни податоци на кои им треба внимание на листот со податоци MOSFET; како што е термичкиот отпор помеѓу полупроводничкиот спој на спакуваниот уред и околината и максималната температура на спојницата. Температурата на спојот на уредот е еднаква на максималната температура на околината плус производот на термичкиот отпор и дисипацијата на моќноста (температура на спој = максимална температура на околината + [термички отпор × дисипација на моќност]). Според оваа равенка може да се реши максималната дисипација на моќноста на системот, која по дефиниција е еднаква на I2×RDS(ON). Бидејќи дизајнерот ја одредил максималната струја што ќе помине низ уредот, RDS(ON) може да се пресмета на различни температури. Вреди да се напомене дека кога се работи со едноставни термички модели, дизајнерите мора да го земат предвид и топлинскиот капацитет на полупроводничкиот спој/ куќиштето на уредот и куќиштето/околината; ова бара печатеното коло и пакетот да не се загреваат веднаш. Дефектот на лавина значи дека обратниот напон на полупроводничкиот уред ја надминува максималната вредност и формира силно електрично поле за да ја зголеми струјата во уредот. Оваа струја ќе ја потроши струјата, ќе ја зголеми температурата на уредот и можеби ќе го оштети уредот. Полупроводничките компании ќе спроведат тестирање на лавини на уредите, ќе го пресметаат нивниот лавински напон или ќе ја тестираат робусноста на уредот. Постојат два методи за пресметување на номинален лавински напон; едниот е статистички метод, а другиот е термичка пресметка. Термичката пресметка е широко користена бидејќи е попрактична. Многу компании дадоа детали за тестирањето на нивните уреди. На пример, Fairchild Semiconductor обезбедува „Power MOSFET Avalanche Guidelines“ (Насоки за лавина за напојување на MOSFET-може да се преземат од веб-страницата на Fairchild). Покрај компјутерите, технологијата исто така има големо влијание врз ефектот на лавина. На пример, зголемувањето на големината на матрицата ја зголемува отпорноста на лавина и на крајот ја зголемува робусноста на уредот. За крајните корисници, ова значи користење на поголеми пакети во системот.
Чекор 4: Одредете ги перформансите на прекинувачот
Последниот чекор во изборот на МОСФЕТ е да се одреди преклопната изведба на МОСФЕТ. Постојат многу параметри кои влијаат на перформансите на префрлување, но најважни се портата/одводот, портата/изворот и капацитивноста на одводот/изворот. Овие кондензатори создаваат загуби при префрлување во уредот бидејќи се полнат секогаш кога се префрлаат. Поради тоа, брзината на префрлување на MOSFET е намалена, а се намалува и ефикасноста на уредот. За да се пресметаат вкупните загуби во уредот за време на префрлувањето, дизајнерот мора да ги пресмета загубите за време на вклучувањето (Eon) и загубите за време на исклучувањето (Eoff). Вкупната моќност на прекинувачот MOSFET може да се изрази со следнава равенка: Psw=(Eon+Eoff)× фреквенција на префрлување. Полнењето на портата (Qgd) има најголемо влијание врз перформансите на префрлувањето. Врз основа на важноста на перформансите на префрлување, постојано се развиваат нови технологии за да се реши овој проблем со префрлување. Зголемувањето на големината на чипот го зголемува полнењето на портата; ова ја зголемува големината на уредот. Со цел да се намалат загубите при прекинување, се појавија нови технологии како што е оксидацијата на дебелото дно на каналот, со цел да се намали полнењето на портата. На пример, новата технологија SuperFET може да ги минимизира загубите на спроводливост и да ги подобри перформансите на префрлувањето со намалување на RDS(ON) и полнењето на портата (Qg). На овој начин, MOSFET-овите можат да се справат со преодните напони со голема брзина (dv/dt) и струјните транзиенти (di/dt) за време на префрлувањето, па дури и можат сигурно да работат на повисоки префрлувачки фреквенции.
Време на објавување: Октомври-23-2023 година
