Коло за држење MOSFET кое вклучува отпорници R1-R6, електролитски кондензатори C1-C3, кондензатор C4, PNP триод VD1, диоди D1-D2, средно реле K1, компаратор на напон, интегриран чип со двојна временска база NE556 и MOSFET Q1, со пин бр. 6 од интегрираниот чип со двојна временска база NE556 кој служи како влезен сигнал, а едниот крај на отпорникот R1 е поврзан истовремено со пин 6 од интегрираниот чип со двојна база NE556 се користи како влез на сигналот, едниот крај на отпорникот R1 е поврзан со пинот 14 на двојниот базен интегриран чип NE556, едниот крај на отпорникот R2, едниот крај на отпорникот R4, емитерот на PNP транзисторот VD1, одводот на MOSFET Q1 и DC напојување, а другиот крај на отпорникот R1 е поврзан со пин 1 од интегрираниот чип со двојна база NE556, пин 2 од интегрираниот чип со двојна база NE556, позитивниот електролитски капацитет на кондензаторот C1 и средното реле. K1 нормално затворен контакт K1-1, другиот крај на средното реле K1 нормално затворен контакт K1-1, негативниот пол на електролитски кондензатор C1 и едниот крај на кондензаторот C3 се поврзани со земјата за напојување, другиот крај на кондензаторот C3 е поврзан со пинот 3 на интегрираниот чип со двојна временска база NE556, иглата 4 на интегрираниот чип со двојна временска база NE556 е поврзан со позитивниот пол на електролитичкиот кондензатор C2 и другиот крај на отпорникот R2 во исто време, и негативниот пол на електролитски кондензатор C2 е поврзан со заземјувањето за напојување, а негативниот пол на електролитски кондензатор C2 е поврзан со земјата за напојување. Негативниот пол на C2 е поврзан со земјата за напојување, пинот 5 на интегрираниот чип со двојна временска база NE556 е поврзан со едниот крај на отпорникот R3, другиот крај на отпорникот R3 е поврзан со влезот на позитивна фаза на компараторот на напон , негативниот фазен влез на компараторот на напон е истовремено поврзан со позитивниот пол на диодата D1 и другиот крај на отпорникот R4, негативниот пол на диодата D1 е поврзан со земјата за напојување, а излезот од компараторот на напон е поврзан со крајот на отпорникот R5, другиот крај на отпорникот R5 е поврзан со триплексот PNP. Излезот на компараторот на напон е поврзан со едниот крај на резисторот R5, другиот крај на отпорникот R5 е поврзан со основата на PNP транзисторот VD1, колекторот на PNP транзисторот VD1 е поврзан со позитивниот пол на диодата D2, негативниот пол на диодата D2 е поврзан со крајот на отпорникот R6, крајот на кондензаторот C4 и портата на MOSFET во исто време, другиот крај на отпорникот R6, другиот крај на кондензаторот C4, а другиот крај на средното реле K1 се поврзани со земјата за напојување, а другиот крај на средното реле K1 е поврзан со изворот на изворот наМОСФЕТ.
Коло за задржување на МОСФЕТ, кога А обезбедува ниски сигнал за активирање, во овој момент е поставен интегриран чип со двојна временска база, интегриран чип со двојна временска база NE556 пин 5 излез високо ниво, високо ниво во позитивна фаза влез на компаратор на напон, негативен фазен влез на компараторот на напон од отпорникот R4 и диодата D1 за да се обезбеди референтен напон, во овој момент, излезот на компараторот на напон е високо ниво, високото ниво за да се спроведе триод VD1, струјата што тече од колекторот на триодот VD1 го полни кондензаторот C4 преку диодата D2, а во исто време, MOSFET Q1 спроведува, во тоа време, серпентина на средното реле K1 се апсорбира, а средното реле K1 нормално затворен контакт K 1-1 се исклучува, а по средното релето K1, нормално затворениот контакт K 1-1 е исклучен, еднонасочното напојување на 1 и 2 стапки од интегрираниот чип со двојна база NE556 обезбедува складирање на напонот на напојување додека напонот на пиновите 1 и пиновите 2 на двојната интегрираниот чип со временска база NE556 се полни на 2/3 од напонот на напојување, двовремениот интегриран чип NE556 автоматски се ресетира, а пинот 5 од интегрираниот чип со двојна база NE556 автоматски се враќа на ниско ниво, а следните кола не работат, додека во овој момент, кондензаторот C4 се испразнува за да се одржи спроводливоста на MOSFET Q1 до крајот на празнењето на капацитетот C4 и ослободувањето на серпентина на средното реле K1, средното реле K1 нормално затворен контакт K 11 затворен, на оваа времето низ затвореното средно реле K1 нормално затворен контакт K 1-1 ќе биде интегриран чип со двојна временска база NE556 1 нога и 2 стапки од ослободувањето на напонот, следниот пат до двојна временска база интегриран чип NE556 пин 6 за да се обезбеди ниска активирањето сигнал да се направи двојна време база интегриран чип NE556 поставен да се подготви.
Структурата на колото на оваа апликација е едноставна и нова, кога интегрираниот чип со двојна временска база NE556 пин 1 и пин 2 се полни на 2/3 од напонот на напојување, интегрираниот чип со двојна временска база NE556 може автоматски да се ресетира, интегриран чип со двојна временска база Пин 5 NE556 автоматски се враќа на ниско ниво, така што следните кола не работат, за автоматски да престане да го полни кондензаторот C4 и по запирање на полнењето на кондензаторот C4 што го одржува спроводникот MOSFET Q1, оваа апликација може континуирано да одржуваМОСФЕТQ1 проводен за 3 секунди.
Вклучува отпорници R1-R6, електролитски кондензатори C1-C3, кондензатор C4, PNP транзистор VD1, диоди D1-D2, средно реле K1, компаратор на напон, интегриран чип со двојна временска база NE556 и MOSFET Q1, пин 6 од двојната временска база чипот NE556 се користи како влезен сигнал, а едниот крај на отпорникот R1 е поврзан со пин 14 од интегрираниот чип со двојна временска база NE556, отпорник R2, пин 14 од интегрираниот чип со двојна временска база NE556 и пин 14 од двојното време основниот интегриран чип NE556, а отпорникот R2 е поврзан со пинот 14 од интегрираниот чип со двојна временска база NE556. пин 14 на интегрираниот чип со двојна база NE556, едниот крај на отпорникот R2, едниот крај на отпорникот R4, PNP транзистор
Каков принцип на работа?
Кога A обезбедува сигнал за низок активирач, тогаш се поставува интегрираниот чип со двојна база NE556, излезот на високо ниво со интегриран чип со двојна база NE556 пин 5, високо ниво во позитивната фаза на влезот на компараторот на напон, влезот на негативна фаза на компаратор на напон од отпорникот R4 и диодата D1 за да се обезбеди референтниот напон, овој пат, излезот на компараторот на напон високо ниво, високото ниво на спроводливоста на транзисторот VD1, струјата тече од колекторот на транзисторот VD1 преку диодата D2 до Кондензатор C4 полнење, во тоа време, средно реле К1 серпентина вшмукување, средно реле К1 серпентина вшмукување. Струјата што тече од колекторот на транзистор VD1 се наплаќа до кондензаторот C4 преку диодата D2, а во исто време,МОСФЕТQ1 спроведува, во тоа време, серпентина на средното реле K1 се вшмукува, а средното реле K1 нормално затворениот контакт K 1-1 е исклучен, а откако ќе се исклучи средното реле K1 нормално затворениот контакт K 1-1, моќта напонот на напојување обезбеден од изворот на еднонасочна струја до 1 и 2 стапки на интегрираниот чип со двојна временска база NE556 се складира додека напонот на пиновите 1 и пиновите 2 на интегрираниот чип со двојна база NE556 не се наполни на 2/3 од напонот на напојување, интегрираниот чип со двојна база NE556 автоматски се ресетира, а пинот 5 на интегрираниот чип со двојна база NE556 автоматски се враќа на ниско ниво, а следните кола не работат, и во овој момент, кондензаторот C4 се испразнува за да се одржи спроводливоста на MOSFET Q1 до крајот на празнењето на кондензаторот C4, а серпентина на средното реле K1 се ослободува, а средното реле K1 нормално затворен контакт K 1-1 се исклучува. Релето K1 нормално затворен контакт K 1-1 затворен, овој пат преку затвореното средно реле K1 нормално затворениот контакт K 1-1 ќе биде интегриран чип со двојна база NE556 1 стапки и 2 стапки на ослободување на напон, за следниот пат да пин 6 со интегриран чип NE556 со двојна база за да обезбеди сигнал за активирање за да се постави ниско, за да се направат подготовки за интегрираниот чип со двојна база NE556.
Време на објавување: април-19-2024 година
